Ana Sayfa
Ana Sayfa » Çalışmalar »
?

 HONOUR LEADER CPU
Kayıt Tarihi : 8 Ocak 2008 Salı
Durum : İnceleniyor
Son Çalışma : 13 Haziran 2008 Cuma
Proje Danışmanı : Arş. Gör. Özkan AKIN
Proje Yetkilisi : Onur Önder
Proje Ekibi (varsa) :
Akademik Destek : Ege Üniversitesi Elektrik Elekronik Mühendisliği
Proje Özeti : VHDL dili kullanılarak istenilen komutları sağlayabilen Multiple Cycle 16 bit işlemci tasarlanacaktır.

Xilinx ISE ve Modelsim öğrenci sürümleri üzerinden çalışmalar ve simulasyonlar yürütülecek ancak tam sürümlere ihtiyaç vardır. Fiziksel tasarım için de Xilinx Spartan 3E Starter Kit’i gereklidir.


Tahmini proje yapım aşamaları şu şekilde planlanmıştır.



Şubat sonu: Datapath tamamlanmış olacak.


Mart: Kontrol ve pipeline çalışmaları ve Honour Leader( kodları birbirine göre yorumlayarak pipeline için mixlemenin dışında birbiri arası ilişkileri saptayarak işlemleri ona göre yapan yapay zeka birimi) tasarımı


Nisan: Ek Geliştirmeler
Talep Edilen Destek : - Xilinx ISE Foundation

- Modelsim Xilinx Edition

- Xilinx Spartan 3E Starter Kit
(3A, 3AN serileri de olabilir)
Sağlanan Destekler : Xilinx HW-SPAR3E-SK
E-Posta Adresi : [ Gizli ]
Alternatif E-Posta : [ Gizli ]
İletişim Adresi : [ Gizli ]
Telefon Numaraları : [ Gizli ]

HONOUR LEADER CPU RAPOR

HONOUR LEADER CPU projesinin tamamlanmış halini ve kodlarını içeren rapor

Honour Leader CPU Rapor

Boyut: 139,26 KB - İndirilme: 224

13 Haziran 2008 Cuma

  

HONOUR LEADER CPU İlerleme Raporu

Yüklemiş olduğum dosya şimdiye kadar yapılan bütün çalışmaların düzenli bir şekilde açıklandığı, diagramlarla gösterildiği, VHDL kodları da içeren pdf formatındaki teknik raporu ve simulasyonları içermektedir.

Honour Leader CPU İlerleme Raporu

Boyut: 148,87 KB - İndirilme: 234

2 Mayıs 2008 Cuma

  

Honour Leader Çalışma Raporu 4: HL Code Mixer

Bu raporda sunulan Honour Leader Code Mixer, komutları birbirine göre yorumlayan, kodları pipeline'a hazır hale gelecek şekilde birbiriyle harmanlayan ve pipeline kontrolünü sağlayan birimdir. Bu rapor genel rapor öncesi yollanan son küçük rapordur. Bir sonraki aşamada bütün çalışmayı içeren detaylı bir genel rapor pdf halinde sunulacaktır.

Honour Leader CPU Rapor 4

Boyut: 11,86 KB - İndirilme: 214

30 Mart 2008 Pazar

  

Honour Leader Çalışma Raporu 3: Datapath Sim

Şu anda Honour Leader Datapath Add, Addi, Sub, Subi, Mul, Muli, Cmp, And, Andi, Or, Ori, Not, Xor, Xori, Sll, Srl, Sra, Sla, Mov, Movi işlemlerini düzgün bir biçimde pipeline’lı olarak gerçekleştirebilmektedir. ÖNEMLİ NOT: Şimdiye kadar yüklenen simulasyonların çalışması için dosyanın bulunduğu yerin dizin adında türkçe karakter olmamalıdır!!!! Aksi takdirde Multisim programı sorun çıkarmakta ve sinyalleri göstermemektedir!

Honour Leader CPU Rapor 3

Boyut: 36,75 KB - İndirilme: 210

29 Şubat 2008 Cuma

  

Honour Leader Çalışma Raporu 2: Datapath'e Giriş

Bu çalışmada dizayn edilen datapath ve registerfile'ı üzerindeki uygulamalar gösterilmiştir. Pipeline yapıdaki olan bu çalışmanın daha ayrıntılı simulasyonu bir sonraki çalışmada gönderilecektir.

Honour Leader CPU Rapor 2

Boyut: 36,95 KB - İndirilme: 206

21 Şubat 2008 Perşembe

  

Honour Leader CPU Çalışma Raporu 1: ALU Tasarımı

Bu rapor ALU kodlarını, tasarım çalışma prensibi açıklamaları ve simulasyon dosyalarını barındırmaktadır. Sistem şu anda olabildiğince basit bir şekilde tasarlanmış haldedir. Daha komplex yapıya geçilmesi olasıdır.

Honour Leader CPU Rapor 1

Boyut: 20,30 KB - İndirilme: 230

12 Şubat 2008 Salı

  


BİLGİ: Projenize ait yeni bir çalışma göndermek için, yukarıdaki "Çalışma" butonuna tıklayınız ve ekrana gelen formu doldurunuz. Formu kaydettikten sonra, çalışmanızla ilgigi dosayları da yükleyebilirsiniz.
Bu proje TÜBİDER Okul Bilişim liderliğinde gerçekleştirilmektedir. / Web Tasarım: Hüseyin YİĞİT
Ana Sayfa | Katılım Koşulları | Sık Sorulan Sorular (FAQ) | Başvuru | İletişim | Haberler & Duyurular