|
|
|
|
|
|
|
Çekirdek FFT |
|
|
| Kayıt Tarihi |
: |
8 Şubat 2008 Cuma |
| Durum |
: |
Aktif |
| Son Çalışma |
: |
- |
| Proje Danışmanı |
: |
Yrd. Doç. Dr. S.Berna Örs Yalçın |
| Proje Yetkilisi |
: |
Tuba Ayhan |
|
 |
| Proje Ekibi (varsa) |
: |
|
| Akademik Destek |
: |
İstanbul Teknik Üniversitesi |
| Proje Özeti |
: |
Fourier dönüşümü, işaret işleme uygulamalarının bir çoğunda kullanılır. Herhangi bir uygulamada öncelikle zaman domenindeki verinin frekans domenindeki karşılığı bulunmalıdır. Ayrık Fourier dönüşümünün getirdiği işlem yükü gerçek zaman uygulamalarında, giriş işaretinin alabileceği en yüksek örnekleme frekansını sınırladığı için, onun yerine işlem yükü azaltılmış Hızlı Fourier Dönüşümü tercih edilir.
Bu projede çeşitli Hızlı Fourier ve Ters Hızlı Fourier Dönüşümlerinin FPGA üzerinde gerçeklenmesi ve karşılaştırılması hedeflenmektedir. Gerçeklenecek olan algoritmalar, Goertzel, Bluestein Chirp-z, Rader, Winongrad ve Cooley-Turkey algoritmalarıdır. DTMF (Dual Tone Multiple Frequency-Çift Tonlu Çoklu frekans Kodlama) için kullanılan Goertzel Algoritması, belli tek bir frekansın giriş işareti içinde olup olmadığını belirlemeye yararken, Bluestein Chirp-z algoritması izin verilen frekans aralığında, kullanılan örnek sayısından daha fazla frekans değeri elde etmeyi sağlar. Rader algoritması DFT işlemini konvolüsyonel olarak yeniden ifade eder, Winograd çarpma işlemlerini, Cooley- Turkey ise toplama işlemlerini diğerlerinden daha fazla azalttığı için tercih edilirler.
Her bir algoritma gerçeklenirken, dışarıdan alınan işaret, analog sayısal dönüştürücü kullanılarak FPGA’ya aktarılacaktır. FPGA içinde koşan FFT işlemi, gerçeklenen algoritmanın türüne göre frekans değerlerinin büyüklüklerini veya gerçek ve sanal kısımlarını hesaplayacaktır. FFT blokları, alt blok olarak rahatlıkla kullanılabilecek şekilde tasarlanacak, çıkışların VGA üzerinde gösterilebilmesi için de ayrı bir modül yazılacaktır. Ters FFT için koşan blokların girişleri ise bellekten okunup, sayısal analog dönüştürücüden geçirilerek FFT bloğuna uygulanan işaretle uyumu belirlenecektir.
Bu projenin amacı her biri farklı uygulamalara sahip FFT algoritmalarının işaret işleme uygulamaları başta olmak üzere diğer çalışmalarda kullanılmak üzere FPGA üzerinde gerçeklenmesidir.
Projede 8 bit ADC ve DAC, SPARTAN FPGA içeren bir geliştirme kiti kullanılabilir. Yukarıda tanımlanan işlem Verilog dili ile yazılıp, Xilinx ISE programında derlenecektir. Benzetim ortamı olarak ise ModelSim kullanılmaktadır.
|
| Talep Edilen Destek |
: |
Xilinx Spartan 3E FPGA Board
Xilinx ISE Foundation,
Embedded Development Kit EDK,
ChipScope™ Pro |
| Sağlanan Destekler |
: |
Xilinx Spartan 3E FPGA Board,
|
| E-Posta Adresi |
: |
tuba_ayhan@yahoo.com |
| Alternatif E-Posta |
: |
[ Gizli ] |
| İletişim Adresi |
: |
[ Gizli ] |
| Telefon Numaraları |
: |
[ Gizli ] |
|
|
|
|
|
|
|
|
|