Ana Sayfa
Ana Sayfa » Çalışmalar »
?

 Öskan
: 15 Şubat 2008 Cuma
: İnceleniyor
: 16 Haziran 2008 Pazartesi
: Prof. Dr. Eşref ADALI
: Öskan Şavlı
:
: İstanbul Teknik Üniversitesi
: İşlemcide bulunması istenen tanımlı özelliklerin dışında iş hattı ve cep bellek kullanarak nispeten hızlı bir işlemci tasarlanacak ve FPGA ile gerçeklenecektir.
Proje aynı zamanda bitirme ödevi olarak değerlendirilecek, daha önce almış olduğum Bilgisayar Organizasyonu ile Bilgisayar Mimarisi ve şu anda aldığım VLSI-2 derslerinde edinilen bilgiler en iyi şekilde kullanılmaya çalışılacaktır.
Tasarımda Verilog dili kullanılacaktır.
: Xilinx HW-SPAR3E-SK veya DO-SP3E1600E-DK
Xilinx ISE Foundation
: Xilinx BASYS FPGA Platformu
: savli@itu.edu.tr
: oskansavli@mynet.com
: Çeliktepe Mah. Yeşil Kıbrıs Sk. Özcan Ap. No:25/2 Kağıthane/İstanbul
: 0555 559 14 71

Tamamlanmamış verilog kodu

Hafta sonuna kadar kod yazımı ve testi bitirmeyi hedefliyorum (kodu her gün güncelleyeceğim). Hafta sonu da dökümantasyonu tamamlamayı umuyorum.

Processor

 

devam eden çalışmalar

üzerinde çalıştığım modüllerin şu ana kadar oluşturulmuş verilog kodları

devam edenler

 

alu verilog kodu

16 ve 8 bitlik işlem yapabilen hızlı aritmetik lojik birim

alu

 

İlk Rapor

Tasarlanacak işlemcinin genel hatları ile tanıtılması.
2. rapor mimarinin güncel halidir. Yaptğım değişikleri ve tasarım sürecini takip edebilmeniz için ilk raporu silmiyorum.

rapor1

rapor2

 


BİLGİ: Projenize ait yeni bir çalışma göndermek için, yukarıdaki "Çalışma" butonuna tıklayınız ve ekrana gelen formu doldurunuz. Formu kaydettikten sonra, çalışmanızla ilgigi dosayları da yükleyebilirsiniz.

Bu proje TÜBİDER Okul Bilişim liderliğinde gerçekleştirilmektedir. / Web Tasarım: Hüseyin YİĞİT
Ana Sayfa | Katılım Koşulları | Sık Sorulan Sorular (FAQ) | Başvuru | İletişim | Haberler & Duyurular