|
|
|
|
|
|
|
|
|
|
GIGASWITCH |
|
|
| Kayıt Tarihi |
: |
4 Mart 2008 Salı |
| Durum |
: |
Aktif |
| Son Çalışma |
: |
22 Haziran 2008 Pazar |
| Proje Danışmanı |
: |
Dr. Ece G. SCHMIDT |
| Proje Yetkilisi |
: |
Mustafa SANLI |
|
 |
| Proje Ekibi (varsa) |
: |
Mustafa SANLI |
| Akademik Destek |
: |
ODTÜ Elektrik-Elektronik Müh. |
| Proje Özeti |
: |
YÜKSEK HIZLI AĞLAR İÇİN ZAMANLAMA VE ANAHTARLAMA MİMARİLERİNİN TASARIMI VE FPGA ÜZERİNDE GERÇEKLENMESİ. |
| Talep Edilen Destek |
: |
HW-V5-ML501 |
| Sağlanan Destekler |
: |
Xilinx BASYS FPGA Platformu,
Xilinx ISE Foundation yazılımı
CeBit 2008 desteği: Xilinx Virtex 5 |
| E-Posta Adresi |
: |
musanli@gmail.com |
| Alternatif E-Posta |
: |
[ Gizli ] |
| İletişim Adresi |
: |
[ Gizli ] |
| Telefon Numaraları |
: |
[ Gizli ] |
|
|
|
|
 Literatür Çalışması
|
|
Bu dokümanda projemizle ilgili yapılan literatür araştırmasına yer verilmiştir.
|
|
22 Haziran 2008 Pazar
|
|
|
|
|
Teorik Altyapi
|
|
Bu dokümanda yüksek hızlı ağlarda zamanlama ve anahtarlama mimarileriyle ilgili teorik bilgi verilmiştir.
|
|
22 Haziran 2008 Pazar
|
|
|
|
|
Proje Özeti
|
|
Bu dokümanda projenin kapsamı anlatılmıştır.
|
|
22 Haziran 2008 Pazar
|
|
|
|
|
Poisson Dağılımında Ağ Trafiği Oluşturulması
|
|
Bu çalışma ileriki aşamalarda tasarlanacak zamanlama ve anahtarlama mimarilerini test edebilmek için gerekli ağ trafiğini oluşturmak için yapılmıştır. Sonuç olarak Xilinx Virtex2Pro20 FPGA kullanılarak 562.5 Mbps Poisson dağılımında trafik oluşturulmuştur.
|
|
30 Nisan 2008 Çarşamba
|
|
|
|
|
|
|
|
|
|
|
 |
Lütfen Bekleyiniz |
BİLGİ: Projenize ait yeni bir çalışma göndermek için, yukarıdaki "Çalışma" butonuna tıklayınız ve ekrana gelen formu doldurunuz. Formu kaydettikten sonra, çalışmanızla ilgigi dosayları da yükleyebilirsiniz.
|
|
|