|
|
|
|
|
|
|
TeZ |
|
|
| Kayıt Tarihi |
: |
30 Ekim 2007 Salı |
| Durum |
: |
Aktif |
| Son Çalışma |
: |
1 Eylül 2008 Pazartesi |
| Proje Danışmanı |
: |
Yrd. Doç. Dr. Mustafa GÖK |
| Proje Yetkilisi |
: |
Arş. Gör. Ali ŞENTÜRK |
|
 |
| Proje Ekibi (varsa) |
: |
|
| Akademik Destek |
: |
Çukurova Üniversitesi Elektrik - Elektronik Mühendisliği |
| Proje Özeti |
: |
Sanal İşlemci Tasarımı
Bu projede kısıtlı komut setli basit bir işlemci sanal olarak tasarlanacaktır. Yarışma koşularında belirtilen temel komutlar gerçekleştirelecektir. İşlemcimiz direkt, indirekt ve ivedi (immediate) adresleme modlarında çalışabilecektir. Sekiz ile on adet arasında yazıcı kullanacağız. Komut çözücü komut kelimesinin sabit opcode alanlarındaki bitleri kullanarak mikro işlemler için gereken kontrol sinyallerinin üretimini sağlayacaktır. Mikroprogramlı bir kontrol devresi (ROM kullanılarak) tasarlanacaktır. Geliştireceğimiz sanal işlemcinin bütün üniteleri VHDL ile modellenecektir. Daha sonra Modelsim ve/veya Logisim simülatörlerinde test edilecektir.
FPGA İle Fiziksel İşlemci Tasarımı
Bu projede Sanal İşlemci Tasarımında gerçekleştireceğimiz işlemcinin belirlenen bukalemun yongalarına aktarılmasını gerçekleyiceğiz. Bu yongalarda zaman ve hız bakımından en optimum devrelerin sentezlenmesi için VHDL modellerimizi geliştireceğiz. |
| Talep Edilen Destek |
: |
|
| Sağlanan Destekler |
: |
Xilinx Spartan 3E FPGA Board
Xilinx ISE Foundation,
Embedded Development Kit EDK,
System Generator for DSP,
ChipScope™ Pro |
| E-Posta Adresi |
: |
musgok@cu.edu.tr |
| Alternatif E-Posta |
: |
asenturk@cu.edu.tr |
| İletişim Adresi |
: |
Çukurova Üniversitesi Elektrik-Elektronik Müh. Böl. Balcalı, 01330, ADANA |
| Telefon Numaraları |
: |
[ Gizli ] |
|
|
|
|
 Final Dosyaları
|
|
Bu kısımdaki dosyalar finalde değerdirmeye alınacak dosyalardır.
 |
TeZ
Boyut:
2,25 MB
- İndirilme:
278
|
|
|
|
| |
|
|
1 Eylül 2008 Pazartesi
|
|
|
|
|
TeZ32 Tamamlanmış Çalışma
|
|
TeZ32 işlemcisinin tamamlanmış VHDL kodları, simülasyon ekran görüntüleri, projenin son hali ile ilgili rapor ve işlemcinin blok diyagramı bu çalışmaya eklenmiştir.
|
|
1 Ağustos 2008 Cuma
|
|
|
|
|
TeZ İşlemcisi Rapor 2
|
|
Şimdiye kadar yapılan çalışmanın VHDL kodları ve Rapor 2 sisteme yüklenmiştir.
--Proje güncelleştirimiştir. 20 Mayıs 2008
|
Tez32
Boyut:
29,20 KB
- İndirilme:
270
|
|
|
|
|
|
|
|
 |
rapor2
Boyut:
26,50 KB
- İndirilme:
427
|
|
|
|
|
|
| |
|
|
30 Nisan 2008 Çarşamba
|
|
|
|
|
TeZ İşlemcisi Rapor 1
|
|
...
|
Rapor1
Boyut:
28,50 KB
- İndirilme:
440
|
|
|
|
|
|
|
| |
|
|
4 Şubat 2008 Pazartesi
|
|
|
|
|
|
|
|
|
|