|
|
|
|
|
|
|
ilkel |
|
|
| Kayıt Tarihi |
: |
31 Ekim 2007 Çarşamba |
| Durum |
: |
İnceleniyor |
| Son Çalışma |
: |
29 Nisan 2008 Salı |
| Proje Danışmanı |
: |
Yrd. Doç. Dr. Rıfat EDİZKAN |
| Proje Yetkilisi |
: |
Ergin NALÇACI |
|
 |
| Proje Ekibi (varsa) |
: |
|
| Akademik Destek |
: |
Eskişehir Osmangazi Üniversitesi
Elektrik Elektronik Bilgisayar Mühendisliği |
| Proje Özeti |
: |
Verilog HDL yazılımı ile Xilinx Spartan-3 FPGA kullanılarak istenilen komut kümesini karşılayacak 16-bit işlemci tasarlanacaktır. Tasarımda mevcut sistemlerin daha optimum kullanılması ya da yeni yaklaşımlar denenerek performansın arttırılmasına çalışılacaktır. Aynı zamanda lisans bitirme projesi olan çalışmalar danışman hocamızla birlikte yürütülecektir.
Kullanmayı düşündüğüm simulasyon programları Proteus ve Xilinx ISE. İkisinin de ögrenci versiyonları mevcut ancak tam sürümlerine ihtiyacımız var.
Birinci bolumde sonuca ulaşılması halinde gerçek denemelerin yapılabilmesi için Spartan 3 Starter Kit gerekmektedir. |
| Talep Edilen Destek |
: |
Proteus ve Xilinx ISE programları (tam sürüm) ve birinci aşamasının geçilmesi durumunda Spartan 3 Starter Kit. |
| Sağlanan Destekler |
: |
Xilinx HW-SPAR3E-SK |
| E-Posta Adresi |
: |
[ Gizli ] |
| Alternatif E-Posta |
: |
[ Gizli ] |
| İletişim Adresi |
: |
[ Gizli ] |
| Telefon Numaraları |
: |
[ Gizli ] |
|
|
|
|
 Rapor_5 RAM ve PC_inc birimlerinin tanitilmasi
|
|
RAM ve PC_inc birimlerinin kaynak kodlari test kodlari ve birimler ve kodlarla ilgili aciklamalar verilmistir
 |
rapor_5
Boyut:
65,06 KB
- İndirilme:
439
|
|
|
|
|
29 Nisan 2008 Salı
|
|
|
|
|
Rapor_4 ALU biriminin tanitilmasi ve testleri
|
|
ALU biriminin kaynak kodlari, test icin yazilmis stimulus kaynak kodlari ve kodlarin aciklamasi bulunmaktadir.
|
rapor_4
Boyut:
64,72 KB
- İndirilme:
400
|
|
|
|
|
29 Nisan 2008 Salı
|
|
|
|
|
Rapor_3 Yazmaclarin ve Komut Yapisinin Tanitilmasi
|
|
Komutlarin genel yapisi kelime uzunluklari, farkli kelime uzunlugundaki komutlarin degerlendirilmeleri ve yazmaclarin gorevleri tanimlanmistir.
|
rapor3
Boyut:
66,22 KB
- İndirilme:
407
|
| |
|
|
29 Nisan 2008 Salı
|
|
|
|
|
Rapor_2 Genel Ilerleme ve Tanitim Raporu
|
|
Ikinci raporda ilk rapordaki sistemde yapilan degisiklikler, sistemin su anda uzerinde calisilan genel yapisi ve modullerin genel isleyisi hakkinda bilgi verilmistir.
|
rapor_2
Boyut:
73,99 KB
- İndirilme:
384
|
| |
|
|
29 Nisan 2008 Salı
|
|
|
|
|
Rapor_1
|
|
Ekte verilen çizimlerle ilgili açıklamalar, izlenecek yol, hedefler ve işlemcinin iskeleti, opcodelar belirtilmiştir. Bu çizimler ilksel niteliktedir ve projede ilerledikçe gerek duyulması halinde değiştirilebilir.
|
Rapor_1
Boyut:
79,93 KB
- İndirilme:
461
|
|
 |
cizimler
Boyut:
93,65 KB
- İndirilme:
217
|
|
|
|
15 Şubat 2008 Cuma
|
|
|
|
|
|
|
|
|
|