|
|
|
|
|
|
|
SEP & Farabi |
|
|
| Kayıt Tarihi |
: |
23 Ekim 2007 Salı |
| Durum |
: |
Aktif |
| Son Çalışma |
: |
29 Şubat 2008 Cuma |
| Proje Danışmanı |
: |
|
| Proje Yetkilisi |
: |
Erman ÜRET, Niyazi SARAL |
|
  |
| Proje Ekibi (varsa) |
: |
|
| Akademik Destek |
: |
Eskişehir Anadolu Üniversitesi, İstanbul Teknik Üniversitesi |
| Proje Özeti |
: |
Bu proje başlığı eğitim ve örnek uygulama amacı ile açılmıştır. Bu proje yarışmaya katılmayacaktır. |
| Talep Edilen Destek |
: |
|
| Sağlanan Destekler |
: |
|
| E-Posta Adresi |
: |
[ Gizli ] |
| Alternatif E-Posta |
: |
[ Gizli ] |
| İletişim Adresi |
: |
[ Gizli ] |
| Telefon Numaraları |
: |
90-212-3567070 |
|
|
|
|
 Verilog Tutorial
|
|
Verilog bir donanım tanımlama dilidir(HARDWARE DESCRIPTION LANGUAGE (HDL)). Bir donanım tanımlama dili dijital sistemleri tanımlamak için kullanılan bir dildir: örneğin, bir ağ anahtarı, bir mikroişlemci veya bir bellek veya basit bir flip-flop. Bunun anlamı, HDL kullanan biri herhangi seviyedeki herhangi bir (dijital-sayısal)donanımı tanımlayabilir.
|
|
29 Şubat 2008 Cuma
|
|
|
|
|
Aizup İşlemcisi
|
|
Aizup işlemcisinin çalışır hale getirilip gözlemlendiği bu çalışmada Aizup işlemcisi ihtiyaclara göre modifiye edilerek çalıştırılmıştır. Bu işlem sırasında işlemciye bir memory birimi bağlanmış ve memory içersine işlemcinin koşturacağı kodlar yüklenmiştir.
İşlemcinin denenmesi modelsim simulatöründe gerçekleştirilmiş ve sonuçlarda dökümanın içine eklenmiştir.
Proje dosyaları eklenmiştir. Proje dosyalarından ilgili birimlerin vhd kodlarını bulabilirsiniz.
|
|
 |
Aizup
Xilinx ISE ile üretilmiş proje dosyalarını içermektedir.
Boyut:
2,05 MB
- İndirilme:
477
|
|
|
|
18 Şubat 2008 Pazartesi
|
|
|
|
|
Building a RISC CPU in an FPGA "XSOC PROJECT"
|
|
Several companies sell FPGA CPU cores, but most are synthesized implementations of existing instruction sets, filling huge, expensive FPGAs, and are too slow and too costly for production use. These cores are marketed as ASIC prototyping platforms. In contrast, this article shows how a streamlined and thrifty CPU design, optimized for FPGAs, can achieve a cost-effective integrated computer system, even for low-volume products that can’t justify an ASIC run.
Jan Gray build an SoC, including a 16-bit RISC CPU, memory controller, video display controller, and peripherals, in a small Xilinx 4005XL. He will apply free software tools including a C compiler and assembler, and design the chip using Xilinx Student Edition.
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
 |
j32
Boyut:
64,44 KB
- İndirilme:
728
|
|
|
|
11 Şubat 2008 Pazartesi
|
|
|
|
|
VHDL Tutorial
|
|
VHDL dili, tam bir uygulama dizisinden ve genel olarak bir donanımsal (sayısal) modellemeden ibarettir. Bu çalışmada VHDL'e genel bir bakış ve uygulama alanları hakkında geniş bilgileri bulabilirsiniz.
|
|
4 Şubat 2008 Pazartesi
|
|
|
|
|
|
|
Mimari ve dökümantasyon
|
|
Bu yazıda işlemci tasarımı yapılırken izlenecek yol ve unsurlar ile yapılması gerekli dokümantasyon hakkında bilgi verilmiştir.
|
|
22 Ocak 2008 Salı
|
|
|
|
|
İşlemci iç yapılarının incelenmesi
|
|
  
|
|
11 Ocak 2008 Cuma
|
|
|
|
|
|
|
SEP İşlemcisinin Tasarımı
|
|
Çalışmamızın bu kısmında hazır bir işlemci tasarımı üzerinden gidilerek okuyucuların işlemci tasarımı konusunda izlenim edinmesi ve tasarım aşamalarını öğrenmeleri amaçlanmıştır. Bu işlemci birçok mimari yapıyı içinde barındırdığından eğitimsel olarak değişik mimarilerin tanıtılmasına da yardımcı olacaktır.
|
|
26 Aralık 2007 Çarşamba
|
|
|
|
|
İşlemcilerin Sınıflandırılması
|
|
Çalışmamıza işlemcilerin sınıflandırılması ile başlayacağız. Daha sonraki aşamalarda bu kısımda anlattılan yapılar kullanılarak işlemci tasarımının nasıl yapılacağı anlatılacaktır. İşlemcilerin sınıflandırılması için birçok sınıflandırma kriteri dikkate alınabilir ancak bizim buradaki amacımız giriş seviyesindeki tasarımcıları biligilendirmek olduğundan fazla detaya girmeden ana hatları ile bir sınıflandırma yapmaktır. Bazı gerçeklenmesi kolay türler hakkında detaylı bilgi verilirken bazı gelişmiş yapılar hakkında yüzeysel bilgi verilerek giriş seviyesi kullanıcıların bilgilenmesi hedeflenmiştir.
|
|
18 Aralık 2007 Salı
|
|
|
|
|
Zamanlama
|
|
Students’ Experimental Processor (SEP) ve Farabi Proje Zamanlama Diyagramları
|
|
18 Aralık 2007 Salı
|
|
|
|
|
|
|
|
|
|